source: trunk/packages/xen-3.1/xen-3.1/linux-2.6-xen-sparse/include/asm-i386/mach-xen/asm/processor.h @ 34

Last change on this file since 34 was 34, checked in by hartmans, 18 years ago

Add xen and xen-common

File size: 19.5 KB
Line 
1/*
2 * include/asm-i386/processor.h
3 *
4 * Copyright (C) 1994 Linus Torvalds
5 */
6
7#ifndef __ASM_I386_PROCESSOR_H
8#define __ASM_I386_PROCESSOR_H
9
10#include <asm/vm86.h>
11#include <asm/math_emu.h>
12#include <asm/segment.h>
13#include <asm/page.h>
14#include <asm/types.h>
15#include <asm/sigcontext.h>
16#include <asm/cpufeature.h>
17#include <asm/msr.h>
18#include <asm/system.h>
19#include <linux/cache.h>
20#include <linux/threads.h>
21#include <asm/percpu.h>
22#include <linux/cpumask.h>
23#include <xen/interface/physdev.h>
24
25/* flag for disabling the tsc */
26extern int tsc_disable;
27
28struct desc_struct {
29        unsigned long a,b;
30};
31
32#define desc_empty(desc) \
33                (!((desc)->a | (desc)->b))
34
35#define desc_equal(desc1, desc2) \
36                (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
37/*
38 * Default implementation of macro that returns current
39 * instruction pointer ("program counter").
40 */
41#define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
42
43/*
44 *  CPU type and hardware bug flags. Kept separately for each CPU.
45 *  Members of this structure are referenced in head.S, so think twice
46 *  before touching them. [mj]
47 */
48
49struct cpuinfo_x86 {
50        __u8    x86;            /* CPU family */
51        __u8    x86_vendor;     /* CPU vendor */
52        __u8    x86_model;
53        __u8    x86_mask;
54        char    wp_works_ok;    /* It doesn't on 386's */
55        char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
56        char    hard_math;
57        char    rfu;
58        int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
59        unsigned long   x86_capability[NCAPINTS];
60        char    x86_vendor_id[16];
61        char    x86_model_id[64];
62        int     x86_cache_size;  /* in KB - valid for CPUS which support this
63                                    call  */
64        int     x86_cache_alignment;    /* In bytes */
65        char    fdiv_bug;
66        char    f00f_bug;
67        char    coma_bug;
68        char    pad0;
69        int     x86_power;
70        unsigned long loops_per_jiffy;
71#ifdef CONFIG_SMP
72        cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
73#endif
74        unsigned char x86_max_cores;    /* cpuid returned max cores value */
75        unsigned char apicid;
76#ifdef CONFIG_SMP
77        unsigned char booted_cores;     /* number of cores as seen by OS */
78        __u8 phys_proc_id;              /* Physical processor id. */
79        __u8 cpu_core_id;               /* Core id */
80#endif
81} __attribute__((__aligned__(SMP_CACHE_BYTES)));
82
83#define X86_VENDOR_INTEL 0
84#define X86_VENDOR_CYRIX 1
85#define X86_VENDOR_AMD 2
86#define X86_VENDOR_UMC 3
87#define X86_VENDOR_NEXGEN 4
88#define X86_VENDOR_CENTAUR 5
89#define X86_VENDOR_RISE 6
90#define X86_VENDOR_TRANSMETA 7
91#define X86_VENDOR_NSC 8
92#define X86_VENDOR_NUM 9
93#define X86_VENDOR_UNKNOWN 0xff
94
95/*
96 * capabilities of CPUs
97 */
98
99extern struct cpuinfo_x86 boot_cpu_data;
100extern struct cpuinfo_x86 new_cpu_data;
101#ifndef CONFIG_X86_NO_TSS
102extern struct tss_struct doublefault_tss;
103DECLARE_PER_CPU(struct tss_struct, init_tss);
104#endif
105
106#ifdef CONFIG_SMP
107extern struct cpuinfo_x86 cpu_data[];
108#define current_cpu_data cpu_data[smp_processor_id()]
109#else
110#define cpu_data (&boot_cpu_data)
111#define current_cpu_data boot_cpu_data
112#endif
113
114extern  int cpu_llc_id[NR_CPUS];
115extern char ignore_fpu_irq;
116
117extern void identify_cpu(struct cpuinfo_x86 *);
118extern void print_cpu_info(struct cpuinfo_x86 *);
119extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
120extern unsigned short num_cache_leaves;
121
122#ifdef CONFIG_X86_HT
123extern void detect_ht(struct cpuinfo_x86 *c);
124#else
125static inline void detect_ht(struct cpuinfo_x86 *c) {}
126#endif
127
128/*
129 * EFLAGS bits
130 */
131#define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
132#define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
133#define X86_EFLAGS_AF   0x00000010 /* Auxillary carry Flag */
134#define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
135#define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
136#define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
137#define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
138#define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
139#define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
140#define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
141#define X86_EFLAGS_NT   0x00004000 /* Nested Task */
142#define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
143#define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
144#define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
145#define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
146#define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
147#define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
148
149/*
150 * Generic CPUID function
151 * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
152 * resulting in stale register contents being returned.
153 */
154static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
155{
156        __asm__(XEN_CPUID
157                : "=a" (*eax),
158                  "=b" (*ebx),
159                  "=c" (*ecx),
160                  "=d" (*edx)
161                : "0" (op), "c"(0));
162}
163
164/* Some CPUID calls want 'count' to be placed in ecx */
165static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
166                int *edx)
167{
168        __asm__(XEN_CPUID
169                : "=a" (*eax),
170                  "=b" (*ebx),
171                  "=c" (*ecx),
172                  "=d" (*edx)
173                : "0" (op), "c" (count));
174}
175
176/*
177 * CPUID functions returning a single datum
178 */
179static inline unsigned int cpuid_eax(unsigned int op)
180{
181        unsigned int eax;
182
183        __asm__(XEN_CPUID
184                : "=a" (eax)
185                : "0" (op)
186                : "bx", "cx", "dx");
187        return eax;
188}
189static inline unsigned int cpuid_ebx(unsigned int op)
190{
191        unsigned int eax, ebx;
192
193        __asm__(XEN_CPUID
194                : "=a" (eax), "=b" (ebx)
195                : "0" (op)
196                : "cx", "dx" );
197        return ebx;
198}
199static inline unsigned int cpuid_ecx(unsigned int op)
200{
201        unsigned int eax, ecx;
202
203        __asm__(XEN_CPUID
204                : "=a" (eax), "=c" (ecx)
205                : "0" (op)
206                : "bx", "dx" );
207        return ecx;
208}
209static inline unsigned int cpuid_edx(unsigned int op)
210{
211        unsigned int eax, edx;
212
213        __asm__(XEN_CPUID
214                : "=a" (eax), "=d" (edx)
215                : "0" (op)
216                : "bx", "cx");
217        return edx;
218}
219
220#define load_cr3(pgdir) write_cr3(__pa(pgdir))
221
222/*
223 * Intel CPU features in CR4
224 */
225#define X86_CR4_VME             0x0001  /* enable vm86 extensions */
226#define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
227#define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
228#define X86_CR4_DE              0x0008  /* enable debugging extensions */
229#define X86_CR4_PSE             0x0010  /* enable page size extensions */
230#define X86_CR4_PAE             0x0020  /* enable physical address extensions */
231#define X86_CR4_MCE             0x0040  /* Machine check enable */
232#define X86_CR4_PGE             0x0080  /* enable global pages */
233#define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
234#define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
235#define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
236
237/*
238 * Save the cr4 feature set we're using (ie
239 * Pentium 4MB enable and PPro Global page
240 * enable), so that any CPU's that boot up
241 * after us can get the correct flags.
242 */
243extern unsigned long mmu_cr4_features;
244
245static inline void set_in_cr4 (unsigned long mask)
246{
247        unsigned cr4;
248        mmu_cr4_features |= mask;
249        cr4 = read_cr4();
250        cr4 |= mask;
251        write_cr4(cr4);
252}
253
254static inline void clear_in_cr4 (unsigned long mask)
255{
256        unsigned cr4;
257        mmu_cr4_features &= ~mask;
258        cr4 = read_cr4();
259        cr4 &= ~mask;
260        write_cr4(cr4);
261}
262
263/*
264 *      NSC/Cyrix CPU configuration register indexes
265 */
266
267#define CX86_PCR0 0x20
268#define CX86_GCR  0xb8
269#define CX86_CCR0 0xc0
270#define CX86_CCR1 0xc1
271#define CX86_CCR2 0xc2
272#define CX86_CCR3 0xc3
273#define CX86_CCR4 0xe8
274#define CX86_CCR5 0xe9
275#define CX86_CCR6 0xea
276#define CX86_CCR7 0xeb
277#define CX86_PCR1 0xf0
278#define CX86_DIR0 0xfe
279#define CX86_DIR1 0xff
280#define CX86_ARR_BASE 0xc4
281#define CX86_RCR_BASE 0xdc
282
283/*
284 *      NSC/Cyrix CPU indexed register access macros
285 */
286
287#define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
288
289#define setCx86(reg, data) do { \
290        outb((reg), 0x22); \
291        outb((data), 0x23); \
292} while (0)
293
294/* Stop speculative execution */
295static inline void sync_core(void)
296{
297        int tmp;
298        asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
299}
300
301static inline void __monitor(const void *eax, unsigned long ecx,
302                unsigned long edx)
303{
304        /* "monitor %eax,%ecx,%edx;" */
305        asm volatile(
306                ".byte 0x0f,0x01,0xc8;"
307                : :"a" (eax), "c" (ecx), "d"(edx));
308}
309
310static inline void __mwait(unsigned long eax, unsigned long ecx)
311{
312        /* "mwait %eax,%ecx;" */
313        asm volatile(
314                ".byte 0x0f,0x01,0xc9;"
315                : :"a" (eax), "c" (ecx));
316}
317
318/* from system description table in BIOS.  Mostly for MCA use, but
319others may find it useful. */
320extern unsigned int machine_id;
321extern unsigned int machine_submodel_id;
322extern unsigned int BIOS_revision;
323extern unsigned int mca_pentium_flag;
324
325/* Boot loader type from the setup header */
326extern int bootloader_type;
327
328/*
329 * User space process size: 3GB (default).
330 */
331#define TASK_SIZE       (PAGE_OFFSET)
332
333/* This decides where the kernel will search for a free chunk of vm
334 * space during mmap's.
335 */
336#define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
337
338#define HAVE_ARCH_PICK_MMAP_LAYOUT
339
340/*
341 * Size of io_bitmap.
342 */
343#define IO_BITMAP_BITS  65536
344#define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
345#define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
346#ifndef CONFIG_X86_NO_TSS
347#define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
348#endif
349#define INVALID_IO_BITMAP_OFFSET 0x8000
350#define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
351
352struct i387_fsave_struct {
353        long    cwd;
354        long    swd;
355        long    twd;
356        long    fip;
357        long    fcs;
358        long    foo;
359        long    fos;
360        long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
361        long    status;         /* software status information */
362};
363
364struct i387_fxsave_struct {
365        unsigned short  cwd;
366        unsigned short  swd;
367        unsigned short  twd;
368        unsigned short  fop;
369        long    fip;
370        long    fcs;
371        long    foo;
372        long    fos;
373        long    mxcsr;
374        long    mxcsr_mask;
375        long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
376        long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
377        long    padding[56];
378} __attribute__ ((aligned (16)));
379
380struct i387_soft_struct {
381        long    cwd;
382        long    swd;
383        long    twd;
384        long    fip;
385        long    fcs;
386        long    foo;
387        long    fos;
388        long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
389        unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
390        struct info     *info;
391        unsigned long   entry_eip;
392};
393
394union i387_union {
395        struct i387_fsave_struct        fsave;
396        struct i387_fxsave_struct       fxsave;
397        struct i387_soft_struct soft;
398};
399
400typedef struct {
401        unsigned long seg;
402} mm_segment_t;
403
404struct thread_struct;
405
406#ifndef CONFIG_X86_NO_TSS
407struct tss_struct {
408        unsigned short  back_link,__blh;
409        unsigned long   esp0;
410        unsigned short  ss0,__ss0h;
411        unsigned long   esp1;
412        unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
413        unsigned long   esp2;
414        unsigned short  ss2,__ss2h;
415        unsigned long   __cr3;
416        unsigned long   eip;
417        unsigned long   eflags;
418        unsigned long   eax,ecx,edx,ebx;
419        unsigned long   esp;
420        unsigned long   ebp;
421        unsigned long   esi;
422        unsigned long   edi;
423        unsigned short  es, __esh;
424        unsigned short  cs, __csh;
425        unsigned short  ss, __ssh;
426        unsigned short  ds, __dsh;
427        unsigned short  fs, __fsh;
428        unsigned short  gs, __gsh;
429        unsigned short  ldt, __ldth;
430        unsigned short  trace, io_bitmap_base;
431        /*
432         * The extra 1 is there because the CPU will access an
433         * additional byte beyond the end of the IO permission
434         * bitmap. The extra byte must be all 1 bits, and must
435         * be within the limit.
436         */
437        unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
438        /*
439         * Cache the current maximum and the last task that used the bitmap:
440         */
441        unsigned long io_bitmap_max;
442        struct thread_struct *io_bitmap_owner;
443        /*
444         * pads the TSS to be cacheline-aligned (size is 0x100)
445         */
446        unsigned long __cacheline_filler[35];
447        /*
448         * .. and then another 0x100 bytes for emergency kernel stack
449         */
450        unsigned long stack[64];
451} __attribute__((packed));
452#endif
453
454#define ARCH_MIN_TASKALIGN      16
455
456struct thread_struct {
457/* cached TLS descriptors. */
458        struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
459        unsigned long   esp0;
460        unsigned long   sysenter_cs;
461        unsigned long   eip;
462        unsigned long   esp;
463        unsigned long   fs;
464        unsigned long   gs;
465/* Hardware debugging registers */
466        unsigned long   debugreg[8];  /* %%db0-7 debug registers */
467/* fault info */
468        unsigned long   cr2, trap_no, error_code;
469/* floating point info */
470        union i387_union        i387;
471/* virtual 86 mode info */
472        struct vm86_struct __user * vm86_info;
473        unsigned long           screen_bitmap;
474        unsigned long           v86flags, v86mask, saved_esp0;
475        unsigned int            saved_fs, saved_gs;
476/* IO permissions */
477        unsigned long   *io_bitmap_ptr;
478        unsigned long   iopl;
479/* max allowed port in the bitmap, in bytes: */
480        unsigned long   io_bitmap_max;
481};
482
483#define INIT_THREAD  {                                                  \
484        .vm86_info = NULL,                                              \
485        .sysenter_cs = __KERNEL_CS,                                     \
486        .io_bitmap_ptr = NULL,                                          \
487}
488
489#ifndef CONFIG_X86_NO_TSS
490/*
491 * Note that the .io_bitmap member must be extra-big. This is because
492 * the CPU will access an additional byte beyond the end of the IO
493 * permission bitmap. The extra byte must be all 1 bits, and must
494 * be within the limit.
495 */
496#define INIT_TSS  {                                                     \
497        .esp0           = sizeof(init_stack) + (long)&init_stack,       \
498        .ss0            = __KERNEL_DS,                                  \
499        .ss1            = __KERNEL_CS,                                  \
500        .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
501        .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
502}
503
504static inline void __load_esp0(struct tss_struct *tss, struct thread_struct *thread)
505{
506        tss->esp0 = thread->esp0;
507        /* This can only happen when SEP is enabled, no need to test "SEP"arately */
508        if (unlikely(tss->ss1 != thread->sysenter_cs)) {
509                tss->ss1 = thread->sysenter_cs;
510                wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
511        }
512}
513#define load_esp0(tss, thread) \
514        __load_esp0(tss, thread)
515#else
516#define load_esp0(tss, thread) \
517        HYPERVISOR_stack_switch(__KERNEL_DS, (thread)->esp0)
518#endif
519
520#define start_thread(regs, new_eip, new_esp) do {               \
521        __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));       \
522        set_fs(USER_DS);                                        \
523        regs->xds = __USER_DS;                                  \
524        regs->xes = __USER_DS;                                  \
525        regs->xss = __USER_DS;                                  \
526        regs->xcs = __USER_CS;                                  \
527        regs->eip = new_eip;                                    \
528        regs->esp = new_esp;                                    \
529} while (0)
530
531/*
532 * These special macros can be used to get or set a debugging register
533 */
534#define get_debugreg(var, register)                             \
535                (var) = HYPERVISOR_get_debugreg((register))
536#define set_debugreg(value, register)                   \
537                HYPERVISOR_set_debugreg((register), (value))
538
539/*
540 * Set IOPL bits in EFLAGS from given mask
541 */
542static inline void set_iopl_mask(unsigned mask)
543{
544        struct physdev_set_iopl set_iopl;
545
546        /* Force the change at ring 0. */
547        set_iopl.iopl = (mask == 0) ? 1 : (mask >> 12) & 3;
548        HYPERVISOR_physdev_op(PHYSDEVOP_set_iopl, &set_iopl);
549}
550
551/* Forward declaration, a strange C thing */
552struct task_struct;
553struct mm_struct;
554
555/* Free all resources held by a thread. */
556extern void release_thread(struct task_struct *);
557
558/* Prepare to copy thread state - unlazy all lazy status */
559extern void prepare_to_copy(struct task_struct *tsk);
560
561/*
562 * create a kernel thread without removing it from tasklists
563 */
564extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
565
566extern unsigned long thread_saved_pc(struct task_struct *tsk);
567void show_trace(struct task_struct *task, struct pt_regs *regs, unsigned long *stack);
568
569unsigned long get_wchan(struct task_struct *p);
570
571#define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
572#define KSTK_TOP(info)                                                 \
573({                                                                     \
574       unsigned long *__ptr = (unsigned long *)(info);                 \
575       (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
576})
577
578/*
579 * The below -8 is to reserve 8 bytes on top of the ring0 stack.
580 * This is necessary to guarantee that the entire "struct pt_regs"
581 * is accessable even if the CPU haven't stored the SS/ESP registers
582 * on the stack (interrupt gate does not save these registers
583 * when switching to the same priv ring).
584 * Therefore beware: accessing the xss/esp fields of the
585 * "struct pt_regs" is possible, but they may contain the
586 * completely wrong values.
587 */
588#define task_pt_regs(task)                                             \
589({                                                                     \
590       struct pt_regs *__regs__;                                       \
591       __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
592       __regs__ - 1;                                                   \
593})
594
595#define KSTK_EIP(task) (task_pt_regs(task)->eip)
596#define KSTK_ESP(task) (task_pt_regs(task)->esp)
597
598
599struct microcode_header {
600        unsigned int hdrver;
601        unsigned int rev;
602        unsigned int date;
603        unsigned int sig;
604        unsigned int cksum;
605        unsigned int ldrver;
606        unsigned int pf;
607        unsigned int datasize;
608        unsigned int totalsize;
609        unsigned int reserved[3];
610};
611
612struct microcode {
613        struct microcode_header hdr;
614        unsigned int bits[0];
615};
616
617typedef struct microcode microcode_t;
618typedef struct microcode_header microcode_header_t;
619
620/* microcode format is extended from prescott processors */
621struct extended_signature {
622        unsigned int sig;
623        unsigned int pf;
624        unsigned int cksum;
625};
626
627struct extended_sigtable {
628        unsigned int count;
629        unsigned int cksum;
630        unsigned int reserved[3];
631        struct extended_signature sigs[0];
632};
633
634/* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
635static inline void rep_nop(void)
636{
637        __asm__ __volatile__("rep;nop": : :"memory");
638}
639
640#define cpu_relax()     rep_nop()
641
642/* generic versions from gas */
643#define GENERIC_NOP1    ".byte 0x90\n"
644#define GENERIC_NOP2            ".byte 0x89,0xf6\n"
645#define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
646#define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
647#define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
648#define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
649#define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
650#define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
651
652/* Opteron nops */
653#define K8_NOP1 GENERIC_NOP1
654#define K8_NOP2 ".byte 0x66,0x90\n"
655#define K8_NOP3 ".byte 0x66,0x66,0x90\n"
656#define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
657#define K8_NOP5 K8_NOP3 K8_NOP2
658#define K8_NOP6 K8_NOP3 K8_NOP3
659#define K8_NOP7 K8_NOP4 K8_NOP3
660#define K8_NOP8 K8_NOP4 K8_NOP4
661
662/* K7 nops */
663/* uses eax dependencies (arbitary choice) */
664#define K7_NOP1  GENERIC_NOP1
665#define K7_NOP2 ".byte 0x8b,0xc0\n"
666#define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
667#define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
668#define K7_NOP5 K7_NOP4 ASM_NOP1
669#define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
670#define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
671#define K7_NOP8        K7_NOP7 ASM_NOP1
672
673#ifdef CONFIG_MK8
674#define ASM_NOP1 K8_NOP1
675#define ASM_NOP2 K8_NOP2
676#define ASM_NOP3 K8_NOP3
677#define ASM_NOP4 K8_NOP4
678#define ASM_NOP5 K8_NOP5
679#define ASM_NOP6 K8_NOP6
680#define ASM_NOP7 K8_NOP7
681#define ASM_NOP8 K8_NOP8
682#elif defined(CONFIG_MK7)
683#define ASM_NOP1 K7_NOP1
684#define ASM_NOP2 K7_NOP2
685#define ASM_NOP3 K7_NOP3
686#define ASM_NOP4 K7_NOP4
687#define ASM_NOP5 K7_NOP5
688#define ASM_NOP6 K7_NOP6
689#define ASM_NOP7 K7_NOP7
690#define ASM_NOP8 K7_NOP8
691#else
692#define ASM_NOP1 GENERIC_NOP1
693#define ASM_NOP2 GENERIC_NOP2
694#define ASM_NOP3 GENERIC_NOP3
695#define ASM_NOP4 GENERIC_NOP4
696#define ASM_NOP5 GENERIC_NOP5
697#define ASM_NOP6 GENERIC_NOP6
698#define ASM_NOP7 GENERIC_NOP7
699#define ASM_NOP8 GENERIC_NOP8
700#endif
701
702#define ASM_NOP_MAX 8
703
704/* Prefetch instructions for Pentium III and AMD Athlon */
705/* It's not worth to care about 3dnow! prefetches for the K6
706   because they are microcoded there and very slow.
707   However we don't do prefetches for pre XP Athlons currently
708   That should be fixed. */
709#define ARCH_HAS_PREFETCH
710static inline void prefetch(const void *x)
711{
712        alternative_input(ASM_NOP4,
713                          "prefetchnta (%1)",
714                          X86_FEATURE_XMM,
715                          "r" (x));
716}
717
718#define ARCH_HAS_PREFETCH
719#define ARCH_HAS_PREFETCHW
720#define ARCH_HAS_SPINLOCK_PREFETCH
721
722/* 3dnow! prefetch to get an exclusive cache line. Useful for
723   spinlocks to avoid one state transition in the cache coherency protocol. */
724static inline void prefetchw(const void *x)
725{
726        alternative_input(ASM_NOP4,
727                          "prefetchw (%1)",
728                          X86_FEATURE_3DNOW,
729                          "r" (x));
730}
731#define spin_lock_prefetch(x)   prefetchw(x)
732
733extern void select_idle_routine(const struct cpuinfo_x86 *c);
734
735#define cache_line_size() (boot_cpu_data.x86_cache_alignment)
736
737extern unsigned long boot_option_idle_override;
738extern void enable_sep_cpu(void);
739extern int sysenter_setup(void);
740
741#endif /* __ASM_I386_PROCESSOR_H */
Note: See TracBrowser for help on using the repository browser.